EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Mạch tích hợp IC MAX 7000A Thiết bị logic có thể lập trình

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP IC mạch tích hợp

Thiết bị logic có thể lập trình MAX 7000A

Phần liên quan # EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE IC INTEL CPLD

Kiến trúc MAX 7000A bao gồm các yếu tố sau:

■ Khối mảng logic (LAB) ■ Macrocells ■ Mở rộng thuật ngữ sản phẩm (có thể chia sẻ và song song)

■ Mảng kết nối có thể lập trình

■ Khối điều khiển I / O Kiến trúc MAX 7000A bao gồm bốn đầu vào chuyên dụng có thể được sử dụng làm đầu vào mục đích chung

hoặc như tín hiệu điều khiển toàn cầu, tốc độ cao (đồng hồ, tín hiệu rõ ràng và hai tín hiệu cho phép đầu ra) cho mỗi macrocell và chân I / O.

Đặc trưng:

■ Các thiết bị logic lập trình dựa trên EEPROM 3.3-V (PLD) hiệu suất cao được xây dựng trên kiến ​​trúc Multiple Array MatriX (MAX®) thế hệ thứ hai (xem Bảng 1)

■ Khả năng lập trình trong hệ thống (ISP) 3.3-V thông qua IEEE Std tích hợp sẵn.1149.1 Giao diện Nhóm Hành động Kiểm tra Chung (JTAG) với khả năng khóa pin nâng cao - Mạch khả năng lập trình trong hệ thống (ISP) của thiết bị MAX 7000AE tuân thủ IEEE Std.1532 - Mạch ISP của thiết bị EPM7128A và EPM7256A tương thích với IEEE Std.1532

■ Mạch kiểm tra quét ranh giới (BST) tích hợp phù hợp với IEEE Std.1149,1

■ Hỗ trợ ngôn ngữ lập trình và kiểm tra chuẩn Jam JEDEC (STAPL) JESD-71

■ Các tính năng ISP nâng cao - Thuật toán ISP nâng cao để lập trình nhanh hơn (không bao gồm các thiết bị EPM7128A và EPM7256A) - ISP_Done bit để đảm bảo lập trình hoàn chỉnh (không bao gồm các thiết bị EPM7128A và EPM7256A) - Điện trở kéo lên trên các chân I / O trong quá trình lập trình trong hệ thống

■ Tương thích với pin với các thiết bị 5.0-V MAX 7000S phổ biến ■ PLD mật độ cao, từ 600 đến 10.000 cổng có thể sử dụng

■ Phạm vi nhiệt độ mở rộng

Độ trễ logic 4,5-ns-pin-to-pin với tần số bộ đếm lên đến 227,3 MHz

■ Giao diện I / O MultiVoltTM cho phép lõi thiết bị chạy ở 3,3 V, trong khi các chân I / O tương thích với các mức logic 5.0-V, 3.3-V và 2.5-V

■ Số lượng chân cắm khác nhau từ 44 đến 256 trong nhiều loại gói phẳng quad mỏng (TQFP), gói phẳng quad bằng nhựa (PQFP), mảng lưới bóng (BGA), tiết kiệm khoảng trắng FineLine BGATM và tàu chở chip J-chì bằng nhựa (PLCC) gói hàng

■ Hỗ trợ tính năng tiếp thị nóng trong các thiết bị MAX 7000AE

■ Cấu trúc định tuyến liên tục mảng kết nối có thể lập trình (PIA) cho hiệu suất nhanh, có thể dự đoán được ■ Tương thích với PCI ■ Kiến trúc thân thiện với bus, bao gồm điều khiển tốc độ quay có thể lập trình ■ Tùy chọn đầu ra thoát mở

■ Thanh ghi macrocell có thể lập trình với các điều khiển kích hoạt đồng hồ, cài đặt trước, rõ ràng và riêng lẻ

■ Trạng thái tăng nguồn có thể lập trình cho thanh ghi macrocell trong thiết bị MAX 7000AE ■ Chế độ tiết kiệm năng lượng có thể lập trình để giảm 50% điện năng trở lên trong mỗi macrocell ■ Phân phối thời hạn sản phẩm mở rộng có thể định cấu hình, cho phép tối đa 32 thuật ngữ sản phẩm trên mỗi macrocell ■ Bit bảo mật có thể lập trình cho bảo vệ các thiết kế độc quyền ■ Các tín hiệu cho phép đầu ra theo hướng logic hoặc 6 đến 10 pin ■ Hai tín hiệu đồng hồ toàn cầu với khả năng đảo ngược tùy chọn ■ Các tài nguyên kết nối liên nâng cao để cải thiện khả năng định tuyến ■ Thời gian thiết lập đầu vào nhanh chóng được cung cấp bởi một đường dẫn chuyên dụng từ chân I / O đến các thanh ghi macrocell ■ Điều khiển tốc độ quay đầu ra có thể lập trình ■ Chân nối đất có thể lập trình

Hỗ trợ thiết kế phần mềm và địa điểm và tuyến đường tự động được cung cấp bởi các hệ thống phát triển của Altera cho PC chạy Windows và Sun SPARCstation, và các máy trạm HP 9000 Series 700/800 ■ Hỗ trợ mô phỏng và mục nhập thiết kế bổ sung được cung cấp bởi EDIF 2 0 0 và 3 0 0 netlist tệp, thư viện mô-đun được tham số hóa (LPM), Verilog HDL, VHDL và các giao diện khác với các công cụ EDA phổ biến của các nhà sản xuất như Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synparies, và VeriBest ■ Hỗ trợ lập trình với Đơn vị lập trình chính của Altera (MPU), cáp truyền thông nối tiếp / bus nối tiếp đa năng MasterBlasterTM, cáp tải xuống cổng song song ByteBlasterMVTM và cáp tải xuống nối tiếp BitBlasterTM, cũng như phần cứng lập trình từ các nhà sản xuất bên thứ ba và bất kỳ Tệp JamTM STAPL nào (.jam), Jam Byte -Code File (.jbc), hoặc Serial Vector Format File- (.svf) có khả năng kiểm tra trong mạch.

Bảng dữ liệu thiết bị logic có thể lập trình MAX 7000A:

Khả năng lập trình trong hệ thống

Thiết bị MAX 7000A có thể được lập trình trong hệ thống thông qua IEEE Std 4 chân tiêu chuẩn công nghiệp.1149.1 (JTAG) giao diện.ISP cung cấp các bước lặp lại nhanh chóng, hiệu quả trong quá trình phát triển thiết kế và gỡ lỗi.Kiến trúc MAX 7000A bên trong tạo ra điện áp lập trình cao cần thiết để lập trình các tế bào EEPROM, cho phép lập trình trong hệ thống chỉ với một nguồn điện 3,3 V duy nhất.Trong quá trình lập trình trong hệ thống, các chân I / O được bố trí ba chiều và được kéo lên một cách yếu ớt để loại bỏ xung đột bo mạch.Giá trị kéo lên trên danh nghĩa là 50 kΩ.Thiết bị MAX 7000AE có thuật toán ISP nâng cao để lập trình nhanh hơn.Các thiết bị này cũng cung cấp một bit ISP_Done cung cấp hoạt động an toàn khi chương trình trong hệ thống bị gián đoạn.Bit ISP_Done này, là bit cuối cùng được lập trình, ngăn tất cả các chân I / O điều khiển cho đến khi bit được lập trình.Tính năng này chỉ khả dụng trong các thiết bị EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE và EPM7512AE.ISP đơn giản hóa quy trình sản xuất bằng cách cho phép các thiết bị được gắn trên PCB với thiết bị chọn và đặt tiêu chuẩn trước khi chúng được lập trình.Thiết bị MAX 7000A có thể được lập trình bằng cách tải xuống thông tin qua bộ kiểm tra trong mạch, bộ xử lý nhúng, cáp giao tiếp nối tiếp / USB Altera MasterBlaster, cáp tải xuống cổng song song ByteBlasterMV và cáp tải xuống nối tiếp BitBlaster.Việc lập trình các thiết bị sau khi chúng được đặt trên bo mạch giúp loại bỏ hư hỏng chì trên các gói có số chân cao (ví dụ: gói QFP) do xử lý thiết bị.Các thiết bị MAX 7000A có thể được lập trình lại sau khi hệ thống đã được vận chuyển đến hiện trường.Ví dụ, nâng cấp sản phẩm có thể được thực hiện tại hiện trường thông qua phần mềm hoặc modem.Lập trình trong hệ thống có thể được thực hiện bằng thuật toán thích ứng hoặc không đổi.Một thuật toán thích ứng đọc thông tin từ thiết bị và điều chỉnh các bước lập trình tiếp theo để đạt được thời gian lập trình nhanh nhất có thể cho thiết bị đó.Thuật toán không đổi sử dụng trình tự lập trình được xác định trước (không thích ứng) không tận dụng được các cải tiến về thời gian lập trình thuật toán thích ứng.Một số người kiểm tra trong mạch không thể lập trình bằng thuật toán thích ứng.Do đó, một thuật toán hằng số phải được sử dụng.Thiết bị MAX 7000AE có thể được lập trình bằng thuật toán thích ứng hoặc không đổi (không thích ứng).Thiết bị EPM7128A và EPM7256A chỉ có thể được lập trình bằng một thuật toán thích ứng;người dùng lập trình hai thiết bị này trên nền tảng không thể sử dụng thuật toán thích ứng nên sử dụng thiết bị EPM7128AE và EPM7256AE.Ngôn ngữ lập trình và kiểm tra tiêu chuẩn Jam (STAPL), tiêu chuẩn JEDEC JESD 71, có thể được sử dụng để lập trình các thiết bị MAX 7000A với máy kiểm tra mạch, PC hoặc bộ xử lý nhúng.

Tốc độ lập trình / Kiểm soát công suất

Thiết bị MAX 7000A cung cấp chế độ tiết kiệm năng lượng hỗ trợ hoạt động với công suất thấp trên các đường dẫn tín hiệu do người dùng xác định hoặc toàn bộ thiết bị.Tính năng này cho phép giảm tổng mức tiêu hao điện năng từ 50% trở lên vì hầu hết các ứng dụng logic chỉ yêu cầu một phần nhỏ của tất cả các cổng hoạt động ở tần số tối đa.Nhà thiết kế có thể lập trình từng macrocell riêng lẻ trong một thiết bị MAX 7000A cho hoạt động tốc độ cao (tức là khi tùy chọn Turbo BitTM được bật) hoặc hoạt động công suất thấp (tức là đã tắt tùy chọn Turbo Bit).Do đó, các đường dẫn quan trọng về tốc độ trong thiết kế có thể chạy ở tốc độ cao, trong khi các đường dẫn còn lại có thể hoạt động với công suất giảm.Các Macrocell chạy ở công suất thấp phải chịu một bộ cộng thời gian trễ danh nghĩa (tLPA) cho các tham số tLAD, tLAC, tIC, tEN, tSEXP, tACL và tCPPW.

Phân loại Môi trường & Xuất khẩu

Thông số kỹ thuật: