W9725G6KB-25 Chip ic DRAM DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
W9725G6KB-25 Chip ic DRAM DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
Chip DRAM DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
1. MÔ TẢ CHUNG
W9725G6KB là DDR2 SDRAM 256M bit, được tổ chức dưới dạng 4.194.304 từ 4 ngân hàng 16 bit.Thiết bị này đạt tốc độ truyền tải tốc độ cao lên đến 1066Mb / giây / pin (DDR2-1066) cho các ứng dụng thông thường.W9725G6KB được sắp xếp thành các cấp tốc độ sau: -18, -25, 25I và -3.Các bộ phận cấp -18 tuân theo đặc điểm kỹ thuật DDR2-1066 (7-7-7).Các bộ phận cấp -25 và 25I tuân thủ thông số kỹ thuật DDR2-800 (5-5-5) hoặc DDR2-800 (6-6-6) (các bộ phận cấp công nghiệp 25I được đảm bảo hỗ trợ -40 ° C ≤ TCASE ≤ 95 ° C).Các bộ phận cấp -3 tuân theo thông số kỹ thuật DDR2- 667 (5-5-5).Tất cả các đầu vào điều khiển và địa chỉ được đồng bộ hóa với một cặp đồng hồ vi sai được cung cấp bên ngoài.Các đầu vào được chốt tại điểm giao nhau của đồng hồ vi sai (CLK tăng và CLK giảm).Tất cả các I / Os được đồng bộ hóa với một DQS kết thúc duy nhất hoặc cặp DQS-DQS khác biệt theo kiểu đồng bộ nguồn.
2. TÍNH NĂNG Nguồn cung cấp: VDD, VDDQ = 1,8 V ± 0,1V Kiến trúc tốc độ dữ liệu kép: hai lần truyền dữ liệu trên mỗi chu kỳ đồng hồ Độ trễ CAS: 3, 4, 5, 6 và 7 Độ dài chùm: 4 và 8 Bi -dương hướng, nhấp nháy dữ liệu vi sai (DQS và DQS) được truyền / nhận với dữ liệu Căn lề với Dữ liệu đọc và căn giữa với Ghi dữ liệu DLL căn chỉnh các chuyển đổi DQ và DQS với đồng hồ Đầu vào xung nhịp vi sai (CLK và CLK) Mặt nạ dữ liệu (DM) để ghi dữ liệu Các lệnh được nhập trên mỗi cạnh CLK dương, dữ liệu và mặt nạ dữ liệu được tham chiếu đến cả hai cạnh của DQS Độ trễ phụ gia có thể lập trình CAS đã đăng được hỗ trợ để làm cho hiệu quả của bus dữ liệu và lệnh Độ trễ đọc = Độ trễ cộng thêm CAS Độ trễ (RL = AL + CL) Điều chỉnh trở kháng Off-Chip-Driver (OCD) và On-Die-Termination (ODT) để có chất lượng tín hiệu tốt hơn Hoạt động tự động nạp trước cho các cụm đọc và ghi Chế độ Tự động làm mới và Tự làm mới Đã sạc trước khi tắt nguồn và giảm nguồn hoạt động Ghi mặt nạ dữ liệu Độ trễ ghi = Đọc Latency - 1 (WL = RL - 1) Giao diện: SSTL_18 Được đóng gói trong WBGA 84 Ball (8x12,5 mm2), sử dụng vật liệu không chứa Chì tuân thủ RoHS.
Thông tin thiết bị liên quan:
| PHẦN SỐ TỐC ĐỘ VẬN HÀNH LỚP NHIỆT ĐỘ |
| W9725G6KB-18 DDR2-1066 (7-7-7) 0 ° C ≤ TCASE ≤ 85 ° C |
| W9725G6KB-25 DDR2-800 (5-5-5) hoặc DDR2-800 (6-6-6) 0 ° C ≤ TCASE ≤ 85 ° C |
| W9725G6KB25I DDR2-800 (5-5-5) hoặc DDR2-800 (6-6-6) -40 ° C ≤ TCASE ≤ 95 ° C |
| W9725G6KB-3 DDR2-667 (5-5-5) 0 ° C ≤ TCASE ≤ 85 ° C |
| THUỘC TÍNH | SỰ MIÊU TẢ |
|---|---|
| Trạng thái RoHS | Tuân thủ ROHS3 |
| Mức độ nhạy cảm với độ ẩm (MSL) | 3 (168 giờ) |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |